직무 · 삼성전자 / 회로설계
Q. DDI에서의 ADC 블록
안녕하세요. LCD 및 OLED에서의 DDI IC 회로설계직무에 지원하고자 하는 학생입니다. DDI 블록에는 크게 timing controller, shift register, sampling latch, holding latch, level shifter 와 같은 블록들이 사용된다고 알고 있습니다. 뿐만 아니라 High speed ADC, multi channel AFE 등의 read out 회로도 사용되는데, 특히 ADC 블록은 화면 내 구동 및 패널 상태를 센싱하여 화면의 밝기와 색을 보정하는 역할이라고 알고 있습니다. 제가 궁금한 사항은 MDDI나 PDDI 개발에서 요구하는 ADC의 속도, 해상도 그리고 소비전력이 궁금합니다. 또한 ADC에도 여러 종류가 있는데 SAR ADC, sigma delta ADC 중 어떤 ADC를 사용하는지, 그리고 DDI에서 ADC의 구체적인 역할이 궁금합니다.
2026.02.19
답변 7
- ddev.jelly삼성전자코상무 ∙ 채택률 49% ∙일치회사
지금 물어보시는 것들 제품별로 다른 부분들이 많아. 확답드리기 애매한 갓이 많은 것 같습니다.
- MMemory Department삼성전자코전무 ∙ 채택률 82% ∙일치회사
지원자님, DDI에서 ADC 블록이 어떤 스펙을 가지는지 궁금하신 거죠~ 이 질문은 회로설계 직무 준비하시는 분들이 꼭 짚고 가야 할 포인트라 정말 좋습니다! 먼저 DDI(Display Driver IC)는 LCD/OLED 패널을 구동하는 칩이고, 대표적으로 LCD 와 OLED 에 모두 사용됩니다. 구조적으로는 TCON, source driver, gate driver, level shifter, latch류가 주 구동 경로이고, ADC는 “구동용”이라기보다는 “센싱 및 보정용”에 더 가깝습니다. DDI에서 ADC의 역할을 먼저 정리해보면, 패널 내부 상태를 읽어오는 read-out 기능입니다. 예를 들면 OLED의 경우 픽셀 전류를 샘플링해서 threshold voltage shift, 열화(drift), IR drop 등을 보정하는 데 사용됩니다. LCD 쪽에서는 감마 보정이나 패널 전압 모니터링, 온도 센싱 등에 쓰이죠. 최근 PDDI(Panel DDI)나 MDDI(Mobile DDI)에서는 터치 통합(TDDI) 구조도 많아서, touch sensing 쪽 AFE + ADC가 함께 들어가는 경우도 있습니다. ADC 요구 스펙을 보면, 지원자님이 생각하시는 것처럼 “영상 데이터 경로용 초고속 ADC”는 아닙니다. 영상 데이터는 이미 디지털 인터페이스(MIPI 등)로 들어오기 때문에 DDI 내부에서 RGB를 변환하는 대형 고속 ADC는 필요하지 않아요. 대신 패널 상태 read-out용이기 때문에 다음 특성이 중요합니다. 속도는 보통 수백 kS/s ~ 수 MS/s 수준이면 충분한 경우가 많습니다. 프레임 단위 보정이나 라인 단위 샘플링이 목적이라 수십~수백 MS/s급은 거의 필요하지 않습니다. 다만 멀티채널 구조라면 aggregate throughput은 커질 수 있습니다. 해상도는 10~12bit가 일반적이고, 보정 정밀도가 중요한 경우 14bit까지 가기도 합니다. OLED 보상 알고리즘에서는 threshold shift나 전류 편차를 꽤 정밀하게 잡아야 하므로 ENOB가 중요합니다. 대신 영상용 16bit 이상 초정밀 ADC는 잘 쓰이지 않습니다. 소비전력은 모바일 MDDI 기준으로 매우 민감합니다. 수 mW 이하~수십 mW 내에서 설계되는 경우가 많고, 항상 동작이 아니라 duty-cycled 방식으로 구동하여 평균 전력을 낮춥니다. 특히 AOD(Always On Display) 모드 대응을 고려하면 저전력 설계가 핵심입니다. ADC 구조를 보면, DDI 내부에서는 SAR ADC가 훨씬 많이 사용됩니다. 이유는 구조가 단순하고, 중간 해상도(10~12bit)에서 전력 대비 성능이 좋고, 디지털 친화적이라 CMOS 공정에서 구현이 유리하기 때문입니다. Sigma-Delta ADC는 고해상도에 유리하지만 오버샘플링 구조라 속도/면적/디지털 필터 부담이 커지고, DDI처럼 다채널이 필요한 환경에서는 비효율적일 수 있습니다. 그래서 multi-channel AFE + SAR ADC array 구조가 흔합니다. DDI에서 ADC의 구체적 역할을 한 번 더 정리하면, 패널 구동 후 특정 시점에 픽셀 노드를 샘플링하고, 그 값을 디지털화해서 내부 보상 로직이나 LUT에 반영하는 것입니다. 예를 들어 OLED의 경우, 픽셀 TFT의 Vth 변화를 추정해서 다음 프레임의 데이터 보정값을 수정합니다. 결국 “화질 안정화와 수명 보정”이 핵심 목적입니다. 면접 관점에서 말씀드리면, 지원자님이 단순히 “ADC는 센싱용입니다”라고 말하는 것보다, DDI는 주 구동 경로는 디지털 기반이고 ADC는 보상 루프 안에 들어가며, 중해상도·저전력·멀티채널 SAR 구조가 적합하다는 식으로 시스템 관점에서 설명해주시면 훨씬 설계 이해도가 높아 보입니다. 특히 모바일에서는 전력과 면적 trade-off가 가장 중요한 설계 변수라는 점까지 언급해주시면 좋습니다. 원하시면 DDI 보상 루프 구조를 블록 다이어그램 관점으로 정리해서, 면접에서 말하기 좋은 형태로 정리해드릴게요 지원자님~ 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
프로답변러YTN코부사장 ∙ 채택률 86%멘티님 DDI의 ADC는 화면 밝기와 색상 보정을 위해 패널 상태를 센싱하며 주로 SAR ADC를 사용합니다. 속도는 수십 MSPS 해상도는 10-12비트 소비전력은 1mW 이하로 저전력 설계가 핵심입니다. MDDI는 모바일용으로 PDDI는 대형 패널용으로 ADC 요구사항이 비슷합니다. Sigma Delta는 정밀도가 높지만 속도 한계로 덜 사용됩니다. 채택부탁드리며 파이팅입니다.
전문상담HL 디앤아이한라코이사 ∙ 채택률 63%학점(4.44/4.5)과 학부 연구 경험이 매우 훌륭하셔서 어느 쪽을 선택하든 충분히 경쟁력이 있습니다. 현재 상황에서 가장 효율적인 방향을 제안해 드립니다. 1. 배터리를 주력으로 하되, 반도체로의 확장성 확보 이미 전극 촉매 및 전기화학 분석 경험이 있어 배터리 분야에서는 최상위권 스펙입니다. 반도체가 궁금하다면 4학년 때 '박막 공정'이나 '물리화학' 심화 과목을 수강해 보세요. 반도체 후공정이나 세정 공정은 화학 지식이 필수적이라 지금의 분석 역량(XRD, NMR 등)으로도 충분히 도전 가능합니다. 2. 학사 vs 석사 선택 기준 학사 취업: 공정 기술/엔지니어 직무를 희망한다면 지금 바로 반도체/배터리 인턴이나 교육을 짧게 듣고 지원해도 합격 확률이 높습니다. 석사 진학: R&D 연구직이 목표라면 배터리(전기화학) 전공으로 진학하는 것을 추천합니다. 반도체는 전자/물리 전공자와 경쟁해야 하지만, 배터리는 화학 전공자가 독보적인 우위를 점할 수 있는 '홈그라운드'이기 때문입니다. 결론적으로, 무리하게 반도체로 틀기보다는 본인의 강점인 전기화학/분석 역량을 밀고 나가면서, 취업 시기에 반도체 기업의 화학 관련 직무(소재, 공정)에 병행 지원하는 것이 가장 영리한 전략입니다.
회로설계 멘토 삼코치삼성전자코부사장 ∙ 채택률 81% ∙일치회사안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분께서 DDI 내부 ADC 블록에 대해 정확한 포인트를 짚어주셨습니다. 단순히 “있다” 수준이 아니라 왜 필요한지까지 이해하고 계신 점이 좋습니다. 현업 기준으로 설명드리겠습니다. DDI(Display Driver IC)는 기본적으로 영상 데이터를 받아서 소스 드라이버를 통해 패널을 구동하는 칩입니다. 그런데 최근 OLED, LTPO, 저전력 고해상도 패널로 발전하면서 단순 구동만 하는 구조가 아니라 “센싱 + 보정” 구조로 진화했습니다. 이때 ADC 블록이 핵심 역할을 합니다. 먼저 DDI에서 ADC의 역할부터 정리해보겠습니다. OLED 기준으로 설명드리면, 픽셀은 TFT + OLED 소자로 구성되고 전류 구동 방식입니다. OLED의 특성상 온도, 열화, 공정 편차에 따라 I-V 특성이 변합니다. 예를 들어 동일한 Vdata를 인가해도 OLED 전류 Ipixel이 달라질 수 있습니다. 결국 밝기 L은 Ipixel에 비례하므로 L = k * Ipixel 형태로 변동이 생깁니다. 이 변동을 보정하지 않으면 화면 균일도가 깨집니다. 여기서 ADC가 하는 일은 패널의 특정 노드 전압이나 센싱 전류를 디지털로 변환하는 것입니다. 예를 들면: Ipixel -> sense resistor Rs -> Vsense = Ipixel * Rs ADC 입력: Vsense ADC 출력: Digital code 이 디지털 값을 이용해 내부 보정 LUT를 업데이트하거나 compensation 알고리즘을 수행합니다. 실제 현업에서 ADC가 쓰이는 구체적인 경우는 다음과 같습니다. 첫째, OLED pixel threshold voltage(Vth) compensation 픽셀 TFT의 Vth 변화를 읽어서 frame 간 보정값을 업데이트합니다. 둘째, aging sensing OLED 열화로 인해 동일 전류 대비 발광 효율이 떨어지면 이를 검출해 gamma 보정값을 수정합니다. 셋째, 온도 센싱 내부 온도 센서 출력 전압을 ADC로 읽어 구동 전압 및 reference를 보정합니다. 넷째, 패널 오픈/쇼트 진단 생산 라인에서 불량 픽셀을 검출하기 위해 read-out ADC를 사용합니다. 이제 질문자분이 가장 궁금해하신 사양을 말씀드리겠습니다. DDI용 ADC는 카메라용 ADC처럼 초고속은 아닙니다. 대신 multi-channel + 저전력 + 중간 해상도가 중요합니다. 해상도는 보통 8bit ~ 12bit 수준입니다. OLED 보정용은 10~12bit가 일반적입니다. 이유는 다음과 같습니다. 예를 들어 full scale 1V 입력에서 10bit이면 LSB = 1V / 2^10 = 약 0.98mV OLED 전류 보정에서 수 mV 단위 분해능이면 충분한 경우가 많습니다. 14bit 이상은 면적과 전력이 급증하기 때문에 DDI에 부담이 됩니다. 속도는 application에 따라 다릅니다. 라인 단위 보정이면 수백 kS/s 수준 패널 진단용이면 수 MS/s까지 가는 경우도 있습니다. 예를 들어 240Hz 패널에서 한 frame 내에 N개 샘플을 읽어야 한다면 Required sample rate = N * Frame rate 만약 한 frame당 1000 포인트를 읽는다면 Sample rate = 1000 * 240 = 240 kS/s 이 정도면 SAR ADC로 충분합니다. 전력은 채널당 수십 uW ~ 수백 uW 수준이 일반적입니다. DDI 전체 소비전력 budget이 빡빡하기 때문에 ADC는 항상 duty cycling 합니다. 항상 켜두지 않고 sensing 구간에만 enable합니다. 이제 구조를 말씀드리겠습니다. DDI에서는 거의 대부분 SAR ADC를 사용합니다. 이유는 다음과 같습니다. Sigma-delta ADC는 고해상도(16bit 이상)와 높은 선형성이 강점이지만, oversampling + digital filter가 필요해서 면적과 전력이 증가합니다. 또 latency가 깁니다. DDI에서는 latency가 길면 frame compensation에 불리합니다. 그리고 12bit 이하 해상도에서는 SAR이 훨씬 효율적입니다. SAR ADC의 장점은: conversion time ≈ N cycles (N = bit 수) 예를 들어 10bit SAR이면 10 clock cycle이면 변환 완료입니다. 전력은 대략 P ≈ C * V^2 * f 구조가 단순하므로 C가 작고, f도 필요 이상 높지 않습니다. 실제 DDI용 ADC는 다음 특징을 갖습니다. multi-channel MUX 구조 shared SAR core small capacitor DAC low-leakage comparator power gating 구조 예를 들어 64채널 AFE가 있다면 64개의 ADC를 두지 않습니다. MUX + 1개의 SAR core를 두고 time-sharing 합니다. 마치 한 명의 검사관이 64개의 생산 라인을 순서대로 점검하는 구조라고 보시면 이해가 쉽습니다. MDDI, PDDI 관점에서 보면 Mobile DDI는 저전력이 최우선입니다. Panel DDI는 대형 TV용으로 채널 수와 안정성이 더 중요합니다. Mobile DDI의 경우: 해상도: 10~12bit 속도: 수백 kS/s ~ 1MS/s 전력: 채널 평균 수십 uW TV용 PDDI는 대형 패널 uniformity 보정 때문에 채널 수가 많고 line time이 길어서 속도 요구는 상대적으로 낮습니다. 현업에서 실제 고민하는 포인트는 다음입니다. Comparator offset이 1mV만 생겨도 12bit, 1V full scale 기준에서 1LSB 수준 에러가 발생합니다. 그래서 auto-zero comparator, calibration capacitor trimming 등을 넣습니다. 또 하나 중요한 것은 reference 안정도입니다. ADC의 정확도는 reference 정확도에 직접 비례합니다. Digital output = Vin / Vref * 2^N Vref가 온도에 따라 흔들리면 전체 보정 알고리즘이 틀어집니다. 그래서 bandgap + LDO + buffer 설계를 굉장히 신경 씁니다. 마지막으로 DDI에서 ADC는 단순한 데이터 변환기가 아니라 “패널 상태를 읽는 눈” 역할입니다. 구동 회로가 엔진이라면 ADC는 계기판이라고 보시면 이해가 쉽습니다. 계기판이 틀리면 엔진이 아무리 좋아도 차는 똑바로 달리지 못합니다. 질문자분이 만약 면접에서 이 내용을 말하신다면 단순히 “SAR를 씁니다”라고 하지 마시고 “DDI는 10~12bit 수준의 저전력 multi-channel sensing이 요구되므로 oversampling 구조보다는 conversion energy per step이 낮은 SAR 구조가 적합하다고 판단합니다. 또한 MUX 기반 shared SAR architecture가 면적 효율 측면에서 유리합니다.” 이 정도로 말씀하시면 설계 직무 이해도가 높게 보입니다. 혹시 질문자분이 아날로그 회로 설계 경험이 있으신가요. 예를 들어 comparator나 capacitor DAC 설계 경험이 있으신지 궁금합니다. 있다면 DDI ADC와 연결해서 더 구체적으로 설명드리겠습니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor
- PPRO액티브현대트랜시스코상무 ∙ 채택률 100%
먼저 채택한번 꼭 부탁드립니다!! LCD·OLED용 DDI(Display Driver IC)에서 ADC는 주로 패널 보정·터치/센싱·전류/전압 모니터링 용도로 쓰이며, 영상 메인 경로를 직접 변환하는 경우는 드뭅니다. MDDI/PDDI에서도 대개 8~12bit, 수백 kS/s~수 MS/s급이면 충분하고, 해상도보다 저전력·면적이 더 중요해 µW~수 mW 수준을 목표로 합니다. 구조는 공정 친화적이고 전력 효율이 좋은 SAR ADC가 일반적이며, 고정밀 저속 센싱에는 Sigma-Delta를 쓰기도 합니다. 역할은 OLED의 픽셀 전류 피드백, Vth 보정, 온도·공정 편차 보정용 데이터 취득 등으로 화질 균일도와 수명 안정성 확보에 있습니다.
- 칸칸칸이삼성전자코차장 ∙ 채택률 67% ∙일치회사
안녕하세요 멘티님. DDI에서 사용하는 ADC는 주로 패널 보정·센싱용이기 때문에 초고속보다는 “중속·저전력·중고해상도” 특성이 요구됩니다. 일반적으로 수백 kS/s ~ 수 MS/s 수준, 10~12bit 해상도가 많이 사용됩니다. 소비전력은 모바일 패널 특성상 매우 중요하여 저전력 구조가 핵심입니다. 구조는 대부분 SAR ADC가 사용됩니다. 이유는 면적 효율, 저전력, 충분한 해상도 확보 측면에서 유리하기 때문입니다. Sigma-Delta는 고해상도에 유리하지만 전력·지연 측면에서 DDI에는 과한 경우가 많습니다. DDI 내 ADC의 역할은 패널 전압·전류 센싱, IR drop 보정, 밝기/색 균일도 보정, 터치 통합 sensing 등입니다. 즉 “정밀 계측 + 실시간 보정 피드백” 역할이라고 보시면 됩니다. 감사합니다.
함께 읽은 질문
Q. 디지털 회로설계 스펙 질문
현재 전체 4.07 / 4.5 , 전공 4.33 / 4.5 이며 학부연구생 - 저전력 DSCNN Controller 설계(1회) 학부연구생 - FPGA 기반 PDM 음성 데이터의 PCM 변환, AXI DMA를 이용한 DDR Load System 설계 (2회) 논리회로 실험 과목 - 2D CNN HW 가속기 설계 경험 디지털집적회로설계 과목 - 16 x 16 SRAM Full Cumstom Layout 설계 경험 , Virtuoso 사용 인프런 강의 - Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기 수강 등 경험이 있으며, 현재는 학부에서 SoC설계 및 실습 과목을 통해 SoC 내에서의 설계에 대해 배우고 있습니다. 궁금한 것은, (1) 이번에 국비 지원금을 통해 K-디지털 트레이닝 기초역량( 저전력 AI 반도체 설계 ) 과목을 수강하려고 하고 (2) 직무부트캠프 5주를 하고자 하는데, 이게 디회설 스펙에 도움이 되는지 궁금합니다!!..
Q. 삼성전자 DS S.LSI 회로설계 사업부 결정
이번 DS S.LSI 인턴 채용에서 회로설계 직무로 지원하려고 합니다. 다만, 제가 한 활동들이 특정 한 분야로 집중되지 않아 어떤 부서를 특정하게 골라야 할지 고민돼 조언을 구하고 싶습니다. 제가 학부 때 수행하였던 작은 프로젝트들 입니다. - Cadence를 이용해 간단한 논리 기능을 수행하는 회로 layout 수행 - 마이크로스트립 안테나 시뮬레이션(HFSS) 및 직접 설계 - 28GHz mmWave PA 설계 (Schematic까지만 진행했습니다.) - IP 설계, RTL 기능 검증 - Flash ADC 설계 (Schematic까지만 진행했습니다.) - AMD ZYNQ SoC Architecture 실습 교육 - AI 반도체 구현을 위한 Verilog 활용 교육
Q. 삼성전자 DS부문 인턴 부서 고민 질문입니다.
현재 저는 삼성전자 메모리 사업부의 디지털 회로설계 업무(컨트롤러 개발팀)를 희망하고 있습니다. 다음학기에 4개월간 삼성전자에서 인턴을 할 수 있는 기회가 주어진 상황인데, 인턴 지원 가능 부서에는 해당 부서가 없어 다른 부서에 지원을 해야하는 상황입니다. 그래서 나중에 공채 지원시 경력사항에 적혀있을 때 가장 도움이 될만한 부서가 어떤 부서일지 궁금합니다. 1. 메모리 사업부 DRAM 설계팀 DRAM Layout 설계 직무 - 메모리 사업부이고 DRAM설계팀에 대한 전반적인 이해를 할 수 있을 것 같다는 생각이 있지만, 직무명이 layout이다보니 RTL 설계와는 거리가 있어보입니다. 2. 시스템LSI사업부 IP개발팀 회로설계 직무 - Analog/Digital 설계 직무가 모두 있고, Digital쪽 업무에는 RTL, verification등 회로설계 정석에 가까운 업무를 수행합니다. 관련 IP로는 SoC, Digital PLL 등이 있습니다. 어떤 부서가 더 좋을까요?
궁금증이 남았나요?
빠르게 질문하세요.